中科驭数|解决方案

方案背景

随着订单延迟的降低可以提升交易收益成为行业共识，金融交易场景已进入微秒竞争时代。传统CPU架构受限于操作系统调度、协议栈处理等环节，全链路时延始终卡在毫秒瓶颈。FPGA凭借硬件可编程特性，通过并行流水线、协议卸载、内存零拷贝等技术，成为突破延迟极限的核心载体。金融机构广泛借鉴海外成熟的FPGA硬件加速交易经验，不断探索在行情解析、柜台报单等场景的硬件方案，推动行业从「软件优化」向「硬件重构」转型。当前技术演进聚焦两大方向：低时延底座性能极限压缩（如个位数微秒级网络时延）与开发敏捷性升级（策略开发平台化、缩短部署周期）。

行业痛点

微秒级的确定性延迟

从行情解析到柜台报单等交易链路上的时延极限压缩，已经进入微秒级竞争。

软件方案性能抖动缺陷

操作系统内核调度、网络协议栈解析等软件功能的耗时抖动可能达到百微秒甚至毫秒级。

策略硬件化敏捷迭代

通常机构希望策略从构思形成到研发落地上线周期越短越好，以防止市场变化策略失效。

FPGA 开发高门槛

底层网络低时延功能的 FPGA 开发，通常需要数年时间，如果从 0 开始研发，不仅性能没保障，而且稳定性缺乏验证。

整体方案

本方案基于SWIFT-NDPP^™开发平台作为交易业务硬件加速底座，利用 DPU 加速卡的并行计算能力，通过 NDPP 敏捷二次开发套件，券商或投资机构自主进行业务逻辑 ( 如策略推理 ) 的 FPGA 方案开发，DPU 为 CPU 提供数据处理加速，实现交易全链路行情、策略和报单等各个业务模块的硬件加速；同时，交易链路各系统可通过低时延网络DPU卡SWIFT-2200N™来大幅降低网络延迟，从而提高整个系统的海量数据处理能力和稳定性，并确保数据完整性。

方案特点

时延带来经济价值

每压缩1微秒订单交易或行情传输的延迟都可以提升交易策略的收益

持续丰富的IP核参考

提供灵活定制化产品服务和持续丰富的金融行业IP核参考设计，帮助客户快速上手业务级二次开发，满足客户个性化定制业务需求

生态丰富不绑定厂商

已适配国内外主流CPU架构和操作系统，广泛适配国产CPU和操作系统，具备完善的产品生态适配。

硬件开发降本提效

通过平台化开发，降低了策略开发迭代的周期，避免了策略落地即过时；同时也降低了硬件开发人力成本。

有效应对交易策略频繁变动

快速处理大量复杂的交易策略和规则，显著降低规则处理时延，借助产品灵活配置的特性，充分发挥高并发和超低处理时延的特点。

便捷易用、高效运维

提供开发套件FDK，已有硬件加速业务平滑迁移；远程固件升级、状态监控、日志和调试工具，实现高效运维，有效降低维护成本。